Analisando o Diagrama percebemos que quando J=K=1 e Q=0 a porta NAND 1 irá mandar o valor 0 para o Set do latch SC(SR) interno e o valor 1 para o Clear (Reset), retornando o valor Q=1. Quando J=K=1 e Q=1 a porta NAND 2 irá o valor 0 para o Clear do latch SC, retornado o valor Q=0.

Nenhum comentário:
Postar um comentário